Инженер 1 категории (ПЛИС-Программируемые Логические Интегральные Схемы)

разработка алгоритмов и их реализация и оптимизация на ПЛИС с помощью языка Verilog, а также разработка модулей тестирования для них;

откладка модулей с использованием Xilinx ChipScope

моделирование алгоритмов в Matlab, Mathcad;

высшее техническое образование;

знание основ цифровой схемотехники;

опыт в разработке проектов в среде Xilinx EDK, ISE, SDK;

знание языка Verilog, понимание принципов работы ПЛИС, умение пользоваться средствами симуляции, средствами откладки проектов;

знание структуры ПЛИС серий Spartan 6, Virtex 6, Artix 7, Zynq 7000;

знание английского языка (чтение технической литературы)

приветствуется:

стабильная, официальная заработная плата;

периодическая индексация заработной платы;

периодический медицинский осмотр;

соц.пакет: дополнительное медицинское обслуживание;

ст. м. Планерная, ул. Героев Панфиловцев, д. 10 (шаговая доступность от станции метро).